Differenzsignal-Taktpuffer mit extrem niedrigem additiven Jitter für Architekturen mit präziser Zeitsteuerung

Moderne drahtlose, digitale Highspeed-, Industrie- und eingebettete Systeme sind von präzisen Systemtakten abhängig, doch immer komplexere Timing-Architekturen machen es schwierig, saubere Signale ohne Jitter zu verteilen, was das Hochfrequenz-Phasenrauschen erhöht, die Timing-Spannen der Schnittstellen verringert und die Mess- und Steuergenauigkeit reduziert.

Da die Taktbäume immer komplexere Anwendungen mit höheren Fanout-Anforderungen und unterschiedlichen Eingangs-/Ausgangsformaten unterstützen, benötigen die Entwickler vielseitigere Verteilungskomponenten, die dennoch die erforderliche Timing-Präzision gewährleisten können.

In diesem Artikel werden die Herausforderungen erörtert, denen sich Entwickler von präzisen Timing-Verteilungsarchitekturen gegenübersehen. Anschließend werden Differenzsignal-Taktpuffer von Skyworks Solutions vorgestellt und gezeigt, wie sie zur Bewältigung dieser Herausforderungen eingesetzt werden können.

Wie ein sorgfältiges Design die Herausforderungen des Taktbaums meistert

Systemdesigns werden in verschiedenen Anwendungsbereichen immer komplexer, was die Entwickler vor entsprechend größere Herausforderungen stellt, wenn es darum geht, präzise Referenztaktsignale über größere Schaltungsnetzwerke zu liefern, ohne die Performance zu beeinträchtigen oder zusätzliche Kosten zu verursachen. In Netzwerken auf Unternehmensebene und in Rechenzentren müssen beispielsweise robuste Taktverteilungsbäume Switch-Strukturen, Multi-Domain-Synchronisierung und Taktübersetzung zwischen Subsystemen unterstützen. In Computersystemen, die Verbindungsleitungen mit hohem Durchsatz wie PCI-Express verwenden, hängt die zuverlässige Leistung von der Einhaltung enger Zeitspannen ab. In industriellen und eingebetteten Systemen ist eine genaue Taktsignalisierung für eine präzise Datenerfassung und Steuerschleifen von entscheidender Bedeutung.

In jeder dieser Anwendungen spielen Taktpuffer eine zentrale Rolle bei der Weitergabe des Referenztakts über den Taktbaum. Dabei wird erwartet, dass sie über mehrere Signalisierungsformate und Spannungsdomänen hinweg funktionieren und gleichzeitig den additiven Jitter minimieren, d. h. den inkrementellen Jitter, der von einem Taktpuffer auf jeder Stufe des Taktbaums verursacht wird. Additiver Jitter wird durch Faktoren wie Anstiegsgeschwindigkeit, Ausgangsformat, Versorgungsspannung und die Leistungsmerkmale des Taktpuffers beeinflusst.

Anstiegsrate: Obwohl ein idealer Taktpuffer mit einer konstanten Spannungsschwelle schaltet, kann die Schaltschwelle bei realen Geräten innerhalb eines Fensters variieren (Abbildung 1). Je langsamer die Eingangsanstiegsrate ist, desto länger dauert es, bis das Signal den tatsächlichen Schwellenwert erreicht, bevor der Puffer umschaltet, was zu additivem Jitter am Ausgang führt.

Abbildung 1: Die Eingangsanstiegsrate beeinflusst den additiven Jitter, indem sie sich darauf auswirkt, wie lange ein Signal innerhalb des Schaltschwellenbereichs des Puffers verbleibt. (Bildquelle: Skyworks)

Ausgangsformat: Verschiedene Logik-Familien weisen ein unterschiedliches Maß an additivem Jitter auf, da sie Signale mit unterschiedlichen Spannungsschwankungen, Flankenraten und Abschlussverhalten treiben. Im Vergleich zu Logikfamilien, die LVDS-Formate (Low-Voltage Differential Signaling) mit kleineren Ausschlägen oder langsameren Flanken verwenden, überschreiten Logikfamilien wie LVPECL (Low-Voltage Positive Emitter-Coupled Logic) mit größeren Ausschlägen und schnelleren Flanken den Schwellenbereich des Empfängers schneller. Dadurch wird die Empfindlichkeit gegenüber geringfügigen Schwankungen des Rauschens oder der Versorgungsbedingungen während des Übergangs verringert. Die Art der Terminierung und die Treiber-Topologie beeinflussen auch, wie gleichmäßig ein Signal unter Last übermittelt wird, was zu Unterschieden im Jitter-Verhalten verschiedener Logikfamilien beiträgt.

Versorgungsspannung: Die Versorgungsspannung wirkt sich auf den additiven Jitter aus, da Schwankungen der Versorgungsspannung die internen Schaltschwellen des Pufferschaltkreises verschieben und das effektive Flankentiming vorübergehend verändern können, wenn das Gerät den Eingangstakt neu generiert. Wenn das Versorgungsrauschen diese Schwellenwerte auch nur geringfügig moduliert, kann die Taktflanke den Schwellenwert früher oder später als vorgesehen überschreiten, was zu zusätzlicher Zeitunsicherheit führt. Natürlich ist dieser Effekt bei langsameren Eingangsflanken oder Logikfamilien, die kleinere Spannungsschwankungen erzeugen, stärker ausgeprägt, da das Signal die Schaltschwelle nur geringfügig überschreitet.

Leistungsmerkmale des Taktpuffers: Die Eigenschaften des Taktpuffers bestimmen letztlich, wie effektiv er die Faktoren verwaltet, die den additiven Jitter in einem Taktbaum beeinflussen.

Wie Differenzsignal-Taktpuffer die Genauigkeit des Timings verbessern

Die Taktpuffer SKY535xx von Skyworks bieten die für präzise Timing-Architekturen erforderliche Kombination aus extrem niedrigem additivem Jitter und Unterstützung für verschiedene Logikfamilien, da die Systemanforderungen immer höher werden. Ihre Performance und Flexibilität erfüllen die Anforderungen einer Vielzahl von Anwendungsfällen, darunter PCIe-Express-Systeme der Generationen Gen1 bis Gen7, Highspeed-Netzwerke, zeitkritische industrielle und eingebettete Systeme, die Übersetzung von Taktdomänenformaten und die Synchronisierung in zeitkritischen drahtlosen und instrumentellen Anwendungen.

Die flexible Eingangsstufe dieser Geräte verfügt über einen 3:1-Multiplexer, der zwei universelle Eingänge beliebigen Formats (CLK0, CLK1) und einen Quarz-Eingang (XA) unterstützt. Die Ausgangsstufe umfasst zwei Taktausgangsbänke (Bank A und Bank B), die beim SKY53510 insgesamt 10, beim SKY53580 acht und beim SKY53540 vier Differenzausgänge unterstützen.

Darüber hinaus verfügen die SKY535xx-Bausteine über separate Versorgungspins für die Kern-Logik (VDD), den Referenzausgang (REFOUT), den Takttreiber (VDDOC) und jede Ausgangsbank (VDDOA, VDDOB) (Abbildung 2). Außerdem sind Regler mit geringem Spannungseinbruch (Low-Dropout-Regler, LDOs) integriert, die eine hohe Versorgungssicherheit gewährleisten und gleichzeitig das Design vereinfachen, indem sie die Anzahl der für den jitterarmen Betrieb erforderlichen externen Komponenten reduzieren.

Abbildung 2: SKY535xx-Bausteine unterstützen komplexe Taktbaum-Konfigurationen, darunter einen 3:1-Eingangsmultiplexer und zwei unabhängige Ausgangsbänke, die eine jitterarme Taktverteilung über mehrere Formate und Spannungen hinweg ermöglichen. (Bildquelle: Skyworks)

Um die Flexibilität über mehrere Logikfamilien und Versorgungsschienen hinweg zu unterstützen, akzeptieren die beiden Universaleingänge der SKY535xx-Familie eine breite Palette an weit verbreiteten Taktformaten und Spannungsbereichen auf CLK0 und CLK1. Zu diesen Formaten gehören LVPECL, LVDS, skaliertes LVDS (S-LVDS), Highspeed-Stromsteuerungslogik (HCSL), Current-Mode-Logik (CML), Stub-Series-terminated-Logik (SSTL), Highspeed-Transceiver-Logik (HSTL) und AC-gekoppeltes Niederspannungs-CMOS (LVCMOS) bei 1,8 V, 2,5 V oder 3,3 V.

Die beiden Ausgangsbänke des SKY535xx können unabhängig von dedizierten 1,8V-, 2,5V- oder 3,3V-Quellen betrieben werden. Sie können so programmiert werden, dass sie LVPECL-, LVDS-, S-LVDS-, HCSL- oder Tristate-Ausgänge (Hi-Z) erzeugen, indem die Ausgangssignalformatpins SFOUTA und SFOUTB für Ausgangsbank A bzw. Bank B verwendet werden (Abbildung 3).

Abbildung 3: Dedizierte Pins (SFOUTx) für das Ausgangssignalformat ermöglichen die unabhängige Auswahl des Ausgangssignalformats für jede der beiden Ausgangsbänke des SKY535xx-Bausteins. (Bildquelle: Skyworks)

Die SKY535xx-Bausteine wurden für eine leistungsstarke Taktverteilung entwickelt und unterstützen den Hochfrequenzbetrieb mit jedem Ausgangsformat, einschließlich Gleichstrom (DC) bis 3,1 Gigahertz (GHz) für LVPECL, DC bis 3 GHz für LVDS und DC bis 800 MHz für HCSL. Gleichzeitig weisen sie über alle Formate hinweg einen extrem niedrigen additiven Jitter auf. Zum Beispiel zeigen diese Komponenten einen additiven Jitter von nur 35 Femtosekunden (fs) effektiv (typisch) und 47 fs effektiv (maximal) für einen 156,25 Megahertz (MHz) Takt im LVPECL-Format, gemessen mit einer Integrationsbandbreite von 12 Kilohertz (kHz) bis 20 MHz (Abbildung 4). Sie zeigen bei anderen Ausgabeformaten eine ähnliche Performance, wobei der Jitter bei niedrigeren Frequenzen nur geringfügig zunimmt.

Abbildung 4: SKY535xx-Bausteine weisen einen extrem niedrigen additiven Jitter über ihre Ausgangslogikformate hinweg auf, wobei der Jitter bei niedrigeren Frequenzen nur geringfügig ansteigt. (Bildquelle: Skyworks)

Die Kombination aus Performance und Flexibilität, die die SKY535xx-Bausteine von Skyworks bieten, macht sie besonders effizient für die Unterstützung komplexer Timing-Architekturen, bei denen mehrere Taktdomänen, Signalisierungsstandards und Spannungspegel nebeneinander bestehen müssen, ohne dass die Jitter-Performance beeinträchtigt wird. Ihr skalierbares Fanout unterstützt die Erweiterung des Taktbaums, ohne dass zusätzliche Bauelemente erforderlich sind, die zu zusätzlichem Jitter oder Timing-Unsicherheit führen und die Designkosten und -komplexität erhöhen könnten. Durch die Unterstützung mehrerer Ausgabeformate und -ebenen kann ein einziges SKY535xx-Bauteil heterogene Endpunkte bedienen, was das Design vereinfacht und die Anzahl der erforderlichen Pufferkomponenten reduziert.

Um saubere Taktsignale in ausgedehnten Verteilernetzen zu gewährleisten, verfügt der REFOUT-Treiber der SKY535xx-Familie über ein synchrones Output-Enable-Referenz-Sampling (OE_REF), das sicherstellt, dass REFOUT nur an definierten Taktgrenzen zu schalten beginnt. Diese Funktion trägt zur Stabilisierung des nachgeschalteten Timing-Verhaltens bei, indem sie missgebildete Impulse vermeidet, die andernfalls zu einer falschen Flankenerkennung oder falschen Übergängen führen könnten, was wiederum zu unklaren oder unvollständigen Übergängen in der nachgeschalteten Logik führen würde.

Implementierung von Lösungen zur Taktverteilung mit extrem niedrigem Jitter

Um die angegebene additive Jitter-Performance zu erreichen, empfiehlt Skyworks, diese Komponenten mit einer differentiellen Anstiegsrate von 3,0 V pro Nanosekunde (V/ns) und 1,0 V/ns für referenzbezogene Formate zu betreiben. Wie bereits erwähnt, kann der additive Jitter mit sinkender Anstiegsrate bei jedem Taktpuffer ansteigen. Mit diesen Bausteinen können Entwickler jedoch den integrierten XA-Quarz-Eingang nutzen, um den additiven Jitter in Taktverteilungsdesigns zu reduzieren, die mit niedrigeren Frequenzen oder geringeren Amplituden arbeiten, was die Anstiegsraten verringert. Ein Vergleich des additiven Jitters, der sich aus der Ansteuerung des CLK0- oder XA-Eingangs mit einer referenzbezogenen Sinuswelle ergibt, zeigt, dass der XA-Quarz-Eingang einen geringeren Jitter aufweisen kann (Abbildung 5).

Abbildung 5: Bei niedrigeren Frequenzen und Eingangsamplituden kann die Ansteuerung des XA-Eingangs mit einer referenzbezogenen Sinuswelle einen geringeren additiven Jitter erzielen als die Ansteuerung des CLK0- oder CLK1-Eingangs mit demselben Signal. (Bildquelle: Skyworks)

Wie bereits erwähnt, ist die Anstiegsgeschwindigkeit nur einer der vielen Faktoren, die den Jitter in einem Taktbaum beeinflussen. Folglich hängt die erfolgreiche Implementierung komplexer Taktverteilungslösungen von der sorgfältigen Bewertung der vorgeschlagenen Konfigurationen und der Leistungsmessung ab.

Zu diesem Zweck dient das Evaluierungsboard SKY53510-EVB von Skyworks sowohl als Evaluierungsplattform als auch als Referenzdesign zur Charakterisierung der Bausteinleistung und zur Validierung von Implementierungsverfahren. Das Board ist benutzerfreundlich gestaltet und erfordert kein Software-Setup. Stattdessen bietet es mehrere Jumper und Schalter für die Konfiguration eines SKY53510 mit 10 Ausgängen (Abbildung 6).

Abbildung 6: Das Evaluierungsboard SKY53510-EVB bietet über eine Reihe von Jumpern und Schaltern vollständigen Zugriff auf die Pins des SKY53510-Taktpuffers und vereinfacht so die Evaluierung verschiedener Taktpuffer-Betriebskonfigurationen. (Bildquelle: Skyworks)

Die Stromversorgung der Platine erfolgt über ein Steckernetzteil, ein USB-Kabel oder eine externe 5V_DC-Quelle. Separate Jumper konfigurieren VDD, VDDOA, VDDOB und VDDOC unabhängig voneinander für den Betrieb mit 1,8 V, 2,5 V oder 3,3 V und ermöglichen die Verwendung der vier dedizierten Onboard-LDOs oder einer externen Stromquelle unter Umgehung der LDOs. CLK0 und CLK1 des Bausteins sind über Subminiatur-Steckverbinder der Version A (SMA) zugänglich und unterstützen differenzielle oder referenzbezogene Takte.

Alternativ können Entwickler den XA-Eingang des SKY53510 mit dem integrierten 54-MHz-Quarz oder einem externen Taktgeber ansteuern. Ausgangsbank A und Bank B können jeweils unabhängig voneinander über einen DIP-Schalter für LVPECL, LVDS, S-LVDS, HCSL oder Hi-Z konfiguriert werden, und jede Bank umfasst wählbare Versorgungsspannungen zur Unterstützung der Pegelwandlung und der Taktverteilung im Mischformat.

Der konfigurierbare Eingangsbereich der Karte ermöglicht es, das Verhalten von Differenzeingängen an CLK0 und CLK1 mit der quarzbasierten Ansteuerung an XA zu vergleichen, die Auswirkungen einer geeigneten AC- und DC-Terminierung für verschiedene Logikfamilien zu beurteilen und zu bewerten, wie die Eingangsanstiegsgeschwindigkeit den additiven Jitter beeinflusst. Das Board enthält außerdem Referenz-Terminierungsnetzwerke für LVPECL-, LVDS-, S-LVDS- und HCSL-Ausgänge und bietet praktische Beispiele für die Erhaltung der Kantenqualität und die Minimierung von Jitter in Produktionslayouts.

Die Platine verfügt über CAL_IN- und CAL_OUT-Kalibrierungsspuren, die in Länge und Leiterbahngeometrie exakt mit den Eingangs- und Ausgangspfaden übereinstimmen und eine genaue Messung der Ausbreitungsverzögerung und der Ausgangs-zu-Ausgang-Verzögerungsparameter ermöglichen, die der Leistung der Multidomain-Taktverteilung zugrunde liegen.

Fazit

Die für Hochleistungsanwendungen erforderlichen Timing-Architekturen stellen die Entwickler zunehmend vor die Herausforderung, saubere Referenztakte über mehrere Domänen und Signalisierungsformate zu verteilen. Die Differenzsignal-Taktpuffer SKY535xx von Skyworks werden diesen Herausforderungen durch ihren extrem niedrigen additiven Jitter und ihre flexiblen Eingangs- und Ausgangsoptionen gerecht.